AI 서버 발주 직전에 PCB 소재가 바뀌는 이유

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

AI 서버 발주 직전, 소재 변경 요청이 늘어난 배경

고속 신호가 비용의 기준을 바꿉니다

요즘 AI 서버, 고속 스위치, 통신 장비용 PCB 견적을 넣어 본 팀이라면 익숙한 장면이 있습니다. 회로도와 거버파일은 거의 끝났는데, 제조사에서 갑자기 일반 FR-4 대신 저손실 CCL, 더 낮은 조도 동박, 다른 프리프레그 조합을 제안합니다. 예전에는 회로기판이 전자부품을 올리는 기반으로만 보였다면, 지금은 신호 손실과 열, 전력 안정성을 함께 책임지는 핵심 부품에 가까워졌습니다.

PCB의 기본 정의를 보면 인쇄회로기판은 부품 사이의 전기적 연결을 담당하는 구조물입니다. 그런데 2026년 기준 고성능 서버 보드에서는 그 설명만으로 부족합니다. PCIe 5.0 양산, PCIe 6.0 검토, 112G급 고속 채널, 고전류 전원부가 한 장의 보드 안에서 동시에 움직이기 때문입니다. 그래서 제조 단가를 낮추는 질문보다 어떤 소재에서 신호와 수율이 버티는가가 먼저 등장합니다.

시장에서도 이 변화가 감지됩니다. 전자부품과 기판 공급망에 대한 관심은 투자 기사에서도 다뤄질 만큼 커졌고, 전자부품 기업을 둘러싼 시장 흐름은 PCB가 단순 하청 제조 품목이 아니라 고부가 부품 생태계의 일부라는 점을 보여줍니다.

• AI 가속기 보드: 대형 BGA, HBM 주변 배선, 초고속 인터페이스가 한꺼번에 들어오며 소재 선택이 빨라집니다.
• 데이터센터 스위치: 800G, 1.6T 네트워킹을 바라보는 장비는 채널 손실 예산이 촘촘해집니다.
• 고전류 전원부: 두꺼운 동박, 열 분산, 전압 강하 관리가 회로기판 제조 조건을 바꿉니다.
• 장기 공급 제품: 단가보다 동일 소재를 안정적으로 구할 수 있는지가 더 중요해집니다.

팁: 발주 직전 소재 변경을 줄이고 싶다면 회로 설계 초기에 목표 속도, 채널 길이, 임피던스, 예상 발열, 희망 제조사를 한 번에 공유하는 편이 좋습니다. 제조사는 그 정보가 있어야 현실적인 적층과 CCL 후보를 빠르게 제안할 수 있습니다.

FR-4에서 저손실 CCL로 넘어갈 때 달라지는 숫자

Dk, Df, 동박 거칠기가 견적을 흔듭니다

PCB 소재 트렌드를 볼 때 가장 많이 듣는 단어가 Dk와 Df입니다. Dk는 유전율, Df는 유전손실 계수로 이해하면 됩니다. 고속 신호에서는 기판 내부를 지나는 에너지가 소재와 동박 표면에서 조금씩 줄어드는데, 속도가 올라갈수록 이 작은 손실이 눈에 띄는 문제로 바뀝니다. 그래서 같은 회로라도 일반 FR-4, 미드로스, 로우로스, 울트라 로우로스 소재 중 무엇을 쓰느냐에 따라 아이 마진과 리타이머 필요성이 달라질 수 있습니다.

다만 비싼 소재가 항상 정답은 아닙니다. 짧은 배선, 낮은 데이터 속도, 충분한 리타이머, 완만한 온도 조건이라면 고급 소재가 실제 성능 향상보다 원가 상승을 더 크게 만들 수 있습니다. 반대로 긴 백플레인, 고속 커넥터, 대형 패키지 주변처럼 손실 예산이 빠듯한 구간은 소재를 아끼는 순간 디버깅 비용이 폭발합니다.

견적서에서 흔히 보이는 체감은 이렇습니다. 일반 FR-4 대비 저손실 소재는 원판 단가가 크게 오르지만, 최종 PCB 단가 상승률은 층수, 면적, 수율, 가공 난이도에 따라 달라집니다. 샘플 단계에서는 20~80% 이상 차이가 날 수 있고, 특수 소재와 고다층, 백드릴, 임피던스 쿠폰이 겹치면 그보다 더 벌어질 수 있습니다.

• 소재 변경이 필요한 신호: 긴 PCIe, 고속 이더넷, SerDes, 고속 메모리 주변 배선입니다.
• 동박 조도 확인: 동일한 CCL이라도 동박 표면 거칠기에 따라 삽입손실이 달라집니다.
• 유리섬유 영향: 고속 차동쌍에서는 글래스 위브 효과로 스큐가 생길 수 있어 배선 각도와 소재 구성을 함께 봐야 합니다.
• 제조사 표준 적층: 처음부터 제조사가 자주 쓰는 표준 스택업을 받으면 납기와 수율을 예측하기 쉽습니다.

HDI와 고다층 보드는 왜 다시 주목받나

패키지 핀 수와 전력면이 층수를 밀어 올립니다

스마트폰에서 익숙했던 HDI가 서버와 통신 장비에서도 다시 주목받는 이유는 간단합니다. 칩 패키지가 커지고 핀 수가 늘어났기 때문입니다. AI 가속기, FPGA, 고속 스위치 ASIC, 대용량 메모리 주변은 신호선만 많은 것이 아닙니다. 전원면, 그라운드면, 리턴 패스, 디커플링 경로가 함께 필요하므로 단순히 선폭을 줄이는 방식으로는 공간을 해결하기 어렵습니다.

특히 대형 BGA 아래에서는 팬아웃 전략이 중요합니다. 관통 비아만으로 빠져나오면 배선층이 금방 막히고, 불필요한 스텁이 고속 신호에 부담을 줍니다. 그래서 마이크로비아, 블라인드 비아, 백드릴, 빌드업 구조가 검토됩니다. 이때 회로 설계자는 전기적 성능만 보고 HDI를 선택하면 안 됩니다. 제조 가능 적층, 레이저 비아 수율, 동도금 균일도, 검사 가능성을 함께 봐야 합니다.

기존 글들이 적층 수를 예산 관점에서 다뤘다면, 지금의 흐름은 기능 밀도와 제조 리스크가 동시에 올라가는 변화에 가깝습니다. 같은 16층 보드라도 일반 관통비아 중심인지, 순차 적층과 마이크로비아가 들어가는지에 따라 제조 난이도와 납기는 완전히 달라집니다.

1. 패키지 데이터 확인: BGA 피치, 전원 핀 분포, 고속 핀 위치를 먼저 제조사와 공유합니다.
2. 팬아웃 방식 결정: 관통비아, 블라인드 비아, 마이크로비아 중 어느 조합이 필요한지 검토합니다.
3. 스텁 관리: 고속 차동쌍은 백드릴이나 비아 구조 최적화가 필요한지 확인합니다.
4. 검사 조건 협의: X-ray, 임피던스 쿠폰, 단면 분석 기준을 발주 전에 맞춥니다.

전문가 조언: HDI는 작게 만드는 기술이라기보다 빠져나갈 길을 만드는 기술입니다. 먼저 패키지 아래 병목을 찾고, 그다음 제조 가능한 빌드업을 고르는 순서가 안정적입니다.

제조 가능성을 먼저 잡아야 납기가 덜 흔들립니다

고다층 HDI에서 가장 위험한 선택은 설계 툴 안에서만 완벽한 구조입니다. 실제 PCB 제조에서는 층간 정렬, 수지 흐름, 드릴 위치 오차, 동도금 두께, 라미네이션 횟수가 모두 수율에 영향을 줍니다. 제조사가 익숙하지 않은 소재와 빌드업을 한 번에 요구하면 샘플은 만들어도 반복 생산에서 흔들릴 수 있습니다.

• 마이크로비아를 연속으로 쌓을 때는 신뢰성 기준을 더 보수적으로 봅니다.
• 대형 보드는 패널 배열과 휨 관리가 중요하므로 작은 평가 보드 결과를 그대로 믿기 어렵습니다.
• 백드릴 깊이 공차는 고속 신호 품질과 직결되므로 도면에 명확히 남겨야 합니다.
• 제조사별 최소 선폭, 최소 간격, 최소 비아 랜드는 숫자가 같아 보여도 실제 양산 여유가 다를 수 있습니다.

열과 전력 무결성이 소재 선택을 앞당깁니다

고전력 전자부품 주변은 회로보다 먼저 뜨거워집니다

AI 서버용 회로기판에서 소재 변경이 일어나는 또 다른 이유는 열입니다. 고속 신호만 생각하면 저손실 CCL이 주인공처럼 보이지만, 실제 보드 위에서는 GPU, ASIC, 전원 모듈, 커넥터, 인덕터, MOSFET 같은 전자부품이 훨씬 현실적인 압박을 만듭니다. 전자 부품의 의미처럼 부품은 회로 기능을 나누어 맡지만, 고전력 제품에서는 부품마다 열과 전류의 흔적을 회로기판에 남깁니다.

전원부는 단순히 넓은 패턴을 깔면 끝나는 영역이 아닙니다. 전압 강하, 리플, 과도 응답, 리턴 경로, 발열이 동시에 움직입니다. 그래서 전력 무결성 관점에서는 두꺼운 동박, 충분한 전원면, 비아 어레이, 열 확산 경로, 디커플링 위치가 한 세트로 검토됩니다. 소재도 고Tg, 낮은 Z축 열팽창, 안정적인 수지 시스템을 요구받는 일이 늘었습니다.

액체 냉각이 들어가는 장비에서도 PCB 조건은 달라집니다. 냉각판과 체결 구조가 보드 휨에 영향을 줄 수 있고, 커넥터 주변에는 유지보수 과정의 기계적 스트레스가 반복됩니다. 이때 회로기판은 전기 신호를 연결하는 판이 아니라 열, 힘, 전류를 함께 버티는 구조물이 됩니다.

• 고전류 레일: 12V, 48V 입력과 POL 전원부는 동박 두께와 비아 전류 용량을 먼저 계산합니다.
• 열 집중 구간: 인덕터, 전력 MOSFET, 고속 커넥터 아래는 열 비아와 구리 면적을 넉넉히 잡습니다.
• 부품 실장 공정: 무거운 방열 부품은 리플로우 후 휨, 패드 박리, 솔더 조인트 스트레스를 확인합니다.
• 소재 신뢰성: Tg만 보지 말고 CTE, 흡습, 반복 열충격 조건을 같이 봐야 합니다.

제조 단가보다 고장 비용이 더 빨리 커집니다

열과 전력 문제는 출시 후에 발견되면 수정 비용이 큽니다. 샘플 PCB 한 장의 단가를 아끼려다 현장 고장, 재인증, 펌웨어 우회, 방열 구조 변경까지 이어질 수 있습니다. 그래서 트렌드 분석 관점에서 중요한 변화는 명확합니다. 제조사는 더 이상 거버파일만 받아 제작하는 역할에 머물기 어렵고, 설계자는 더 이상 회로만 완성한 뒤 제조 가능성을 넘길 수 없습니다.

• 초기 견적 단계에서 예상 소비전력과 최대 주변 온도를 공유합니다.
• 고전류 비아는 개수만 세지 말고 도금 두께와 온도 상승을 함께 봅니다.
• 부품 라이브러리에는 전기 핀 정보뿐 아니라 열 패드, 금지 영역, 체결 구조 정보를 넣습니다.
• 열 해석 결과와 PCB 적층 자료를 같은 버전으로 관리해야 제조 변경 때 혼선이 줄어듭니다.

공급망이 빨라질수록 표준 소재 선택이 더 중요해집니다

최신 소재보다 구할 수 있는 소재가 이길 때가 있습니다

트렌드라는 단어를 들으면 가장 앞선 소재를 떠올리기 쉽습니다. 하지만 실제 양산에서는 공급 안정성이 성능만큼 중요합니다. 특정 브랜드의 초저손실 CCL이 성능표에서는 좋아 보여도, 제조사가 자주 쓰지 않거나 재고가 얕거나 대체 승인 자료가 없다면 납기가 불안정해질 수 있습니다. 특히 데이터센터 장비처럼 같은 보드를 반복 발주하는 제품은 첫 샘플보다 세 번째, 네 번째 발주가 더 중요합니다.

2026년 PCB 제조 현장에서 자주 나오는 질문은 이렇습니다. 이 소재가 최선인가보다 이 소재를 같은 조건으로 계속 받을 수 있는가입니다. 고속 보드에서는 소재가 바뀌면 Dk, Df, 동박 조도, 두께 공차, 임피던스가 함께 흔들립니다. 대체 소재를 쓰더라도 전기적 등가성을 확인해야 하며, 단순히 같은 등급이라는 말만으로 승인하기 어렵습니다.

그래서 최근에는 설계 초기부터 소재 후보를 하나로 고정하지 않고, 주 소재와 보조 소재를 함께 검토하는 방식이 늘고 있습니다. 회로기판 설계 문서에 허용 가능한 소재군, 두께 범위, 임피던스 목표, 재검증 조건을 넣어두면 급한 발주에서 훨씬 유리합니다.

• 주 소재: 성능 검증을 완료하고 첫 양산에 적용할 기준 소재입니다.
• 대체 소재: Dk, Df, Tg, CTE, 동박 타입이 가까운 후보를 미리 승인합니다.
• 금지 조건: 손실, 두께, 수지 함량, 유리섬유 타입 중 바꾸면 안 되는 항목을 명시합니다.
• 재검증 기준: 소재 변경 때 TDR, 삽입손실, 열충격, 단면 분석 중 무엇을 다시 볼지 정합니다.

제조사와 나눌 문서는 더 짧고 정확해야 합니다

좋은 제조 협의는 두꺼운 문서가 아니라 정확한 문서에서 시작합니다. 발주 담당자는 납기와 가격을 보고, 설계자는 신호와 전원을 보고, 제조사는 수율과 공정을 봅니다. 세 사람이 같은 자료를 보지 않으면 최신 기술을 써도 일정은 늦어집니다. 특히 고속 PCB는 거버파일, 드릴 파일, 적층표, 임피던스 표, 소재 요구사항, 검사 조건이 서로 맞아야 합니다.

1. 첫 견적 요청서에 목표 인터페이스, 최대 데이터 속도, 주요 채널 길이를 적습니다.
2. 적층표에는 층 이름, 두께, 동박 두께, 프리프레그 조합, 임피던스 목표를 함께 넣습니다.
3. 소재명은 브랜드명만 쓰지 말고 동등 승인 가능 여부를 표시합니다.
4. 양산 전에는 골든 샘플의 임피던스, 단면, 전기 테스트 결과를 보관합니다.
5. 재발주 때는 이전 제조 이력과 변경 금지 항목을 같이 보냅니다.

프로토타입 팀과 양산 팀은 서로 다른 소재를 고릅니다

빠른 검증이 필요한 팀의 선택

첫 번째 독자는 AI 서버 보드, 고속 제어 카드, 통신 모듈을 빠르게 검증해야 하는 팀입니다. 이 팀은 최고급 소재를 찾아다니기보다 제조사가 이미 여러 번 만든 표준 저손실 적층을 고르는 편이 낫습니다. 이유는 단순합니다. 보드가 빨리 나와야 회로, 펌웨어, 부품 호환성, 열 조건을 동시에 볼 수 있기 때문입니다. 처음부터 희귀 소재를 고르면 성능은 좋아 보일 수 있지만, 샘플 납기와 재작업 속도가 느려질 수 있습니다.

프로토타입 단계에서는 모든 변수를 한꺼번에 최적화하려는 욕심을 줄여야 합니다. 핵심 고속 채널 몇 개를 기준으로 손실 예산을 세우고, 나머지 영역은 제조 안정성이 높은 규칙을 적용합니다. 예를 들어 긴 SerDes 경로와 커넥터 주변은 로우로스 소재를 쓰되, 저속 제어부와 전원 보조 영역은 과한 사양을 피하는 방식입니다.

이 선택이 특히 유효한 상황은 일정이 촘촘하고, 기능 검증이 아직 끝나지 않았고, 보드 리비전 가능성이 높은 경우입니다. 이런 팀에게는 완벽한 첫 보드보다 빠르게 배우는 첫 보드가 더 값집니다.

• 제조사 표준 스택업을 먼저 요청하고, 그 안에서 배선 전략을 맞춥니다.
• 고속 채널은 테스트 쿠폰과 측정 포인트를 넣어 다음 리비전의 근거를 남깁니다.
• 부품 수급이 불안정하면 대체 전자부품 풋프린트를 미리 검토합니다.
• 성능 여유가 부족한 채널만 선택적으로 소재 등급을 올립니다.

수율과 공급 안정성이 더 중요한 팀의 선택

두 번째 독자는 이미 고객 검증을 통과했거나, 반복 생산을 앞둔 양산 팀입니다. 이 팀은 단가표의 한 줄보다 반복 제조에서 같은 결과가 나오는지를 더 중요하게 봐야 합니다. 저손실 CCL을 쓰더라도 주 소재와 대체 소재를 모두 승인하고, 임피던스 허용 오차와 검사 기준을 계약 문서에 남기는 편이 안정적입니다.

양산 팀은 소재를 공격적으로 바꾸기보다 변경 관리 체계를 갖추는 쪽이 유리합니다. 고속 PCB에서는 아주 작은 두께 변경도 임피던스와 손실에 영향을 줄 수 있습니다. 제조사가 더 빨리 만들 수 있다는 이유로 프리프레그 조합을 바꾸거나 동박 타입을 바꾸겠다고 제안할 때, 승인 절차가 없으면 현장에서만 보이는 불량으로 이어질 수 있습니다.

따라서 두 독자에게 권하는 선택은 다릅니다. 프로토타입 팀이라면 제조사가 검증한 표준 저손실 적층으로 빠르게 돌리고, 측정 데이터를 모아 다음 리비전에 반영하십시오. 양산 팀이라면 최고 사양보다 공급 가능한 소재 조합, 대체 승인표, 임피던스 쿠폰, 열 신뢰성 데이터를 먼저 잠그는 편이 더 강합니다.

1. 프로토타입 중심이면 표준 로우로스 소재, 빠른 납기, 측정 가능한 테스트 구조를 우선합니다.
2. 양산 중심이면 듀얼 소스, 변경 승인 절차, 반복 수율, 장기 재고 계획을 우선합니다.
3. 두 경우 모두 PCB 설계자는 제조사에 늦게 묻지 말고, 회로 배선이 굳기 전에 소재와 적층을 먼저 열어 두는 것이 좋습니다.