AI 서버 수요가 PCB 소재 선택을 바꾸는 순서

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

AI 서버가 회로기판 사양을 끌어올리는 지점

단순 고속이 아니라 스택업의 변화입니다

요즘 PCB 견적에서 가장 먼저 달라진 말은 납기입니다. 예전에는 부품 수급이 전체 일정을 흔드는 경우가 많았다면, 2026년 기준으로는 CCL, 프리프레그, 동박, 유리섬유 같은 회로기판 소재가 먼저 병목으로 떠오르는 장면이 늘고 있습니다.

AI 서버와 고속 네트워크 장비는 PCB를 단순한 연결판이 아니라 신호 품질과 전원 안정성을 버티는 플랫폼으로 사용합니다. PCB의 기본 개념은 PCB 기본 정의처럼 회로를 기판 위에 형성하는 기술이지만, 고속 시스템에서는 같은 회로라도 어떤 소재와 층 구조에 얹느냐가 성능 차이를 만듭니다.

특히 GPU, ASIC, 고속 메모리, 800G급 광모듈이 들어가는 장비에서는 112G/224G급 신호, 두꺼운 전원면, 촘촘한 via 구조가 동시에 요구됩니다. 그래서 PCB 설계 트렌드는 선폭을 줄이는 경쟁에서 벗어나 소재 손실, 열, 제조 가능성을 함께 맞추는 방향으로 이동하고 있습니다.

• 층수 증가: 서버 보드와 스위치 보드는 20층 이상 고다층 설계가 흔해지고, 백플레인 영역은 더 높은 층수까지 검토됩니다.
• 저손실 소재: 고속 신호가 길게 이동할수록 Dk, Df, 동박 거칠기 관리가 견적의 핵심 조건이 됩니다.
• 전원 밀도 상승: 전류가 커지면 단순 배선 폭보다 plane 구성, via 배열, 열 확산 경로가 먼저 검토됩니다.

CCL과 동박부터 먼저 흔들리는 공급망

소재 회사의 증설 뉴스가 곧 제조 일정입니다

PCB 제조사가 라인을 비워도 소재가 없으면 제작은 시작되지 않습니다. 그래서 최근 업계 변화에서 눈여겨볼 지점은 완성 기판 공장보다 동박적층판, 즉 CCL 생산 능력입니다. 국내 기업의 대규모 투자 흐름도 국내 CCL 투자 흐름처럼 PCB 시장의 무게중심이 소재 쪽으로 옮겨가고 있음을 보여줍니다.

AI 서버용 회로기판은 고속 신호 손실을 줄이기 위해 M6, M7, M9급으로 불리는 고성능 라미네이트와 저거칠기 동박을 요구하는 경우가 많습니다. 문제는 이 소재들이 일반 FR-4처럼 아무 공장에서나 바로 대체되지 않는다는 점입니다. 수지 조성, 유리섬유 종류, 동박 표면 거칠기가 바뀌면 임피던스와 삽입손실이 함께 달라집니다.

따라서 발주자는 단가표만 보는 대신 어떤 소재가 어느 공장에서 안정적으로 공급되는지 확인해야 합니다. 같은 PCB 제조사라도 표준 FR-4, 고Tg FR-4, 저손실 CCL, PTFE 계열을 다루는 능력과 재고 정책이 다릅니다.

• 프리프레그: 다층 적층 수율과 두께 편차에 직접 영향을 주므로 대체가 쉽지 않습니다.
• HVLP 동박: 표면 거칠기가 낮아 고속 신호에 유리하지만 공급처와 가격 변동성이 큽니다.
• 유리섬유: skew와 손실 특성에 영향을 주어 고속 차동쌍 설계에서 중요성이 커지고 있습니다.

소재가 촉박할 때는 가장 비싼 소재를 고르는 것이 답이 아닙니다. 목표 주파수, 배선 길이, 임피던스 허용오차를 먼저 확인하고 필요한 구간에만 고성능 소재를 쓰는 접근이 더 현실적입니다.

설계자는 소재명을 BOM처럼 관리하게 됩니다

FR-4 한 줄 표기가 부족해졌습니다

과거 도면에 FR-4, 1.6T, 1oz 정도만 적어도 견적이 가능했던 제품군이 많았습니다. 하지만 고속 통신과 AI 가속기 주변 회로에서는 이 방식이 위험해졌습니다. PCB 소재명, Tg, Dk/Df, 동박 타입, 적층 순서가 회로 동작과 직접 연결되기 때문입니다.

이제 설계자는 전자부품 BOM처럼 PCB 소재 후보도 버전 관리해야 합니다. 예를 들어 시제품은 A사의 저손실 CCL로 만들고 양산은 B사의 동등 소재로 바꾸면, 단가가 내려갈 수는 있지만 시뮬레이션과 시험 조건을 다시 확인해야 합니다. 작은 변경처럼 보여도 고속 신호에서는 eye margin이 줄고, 전원 무결성에서는 공진점이 움직일 수 있습니다.

대체 승인 범위를 먼저 잡습니다

소재 대체를 막아두면 품질 관리는 쉬워 보이지만 납기가 길어질 수 있습니다. 반대로 대체를 넓게 열어두면 제조는 빠르지만 재현성이 흔들립니다. 그래서 트렌드는 금지가 아니라 승인 가능한 대체 범위를 숫자로 정의하는 쪽입니다.

• 시제품 단계: 소재 후보 2개를 같은 스택업 기준으로 견적받아 실제 납기 차이를 확인합니다.
• 검증 단계: TDR, 삽입손실, 열화상, 전원 리플을 소재 변경 전후로 비교합니다.
• 양산 단계: 승인 소재 목록과 변경 통보 조건을 발주서에 포함합니다.

전자부품 배치와 전원 구조도 함께 바뀝니다

부품 선택이 보드 제약을 타고 움직입니다

PCB 트렌드를 소재 이야기로만 보면 절반만 본 것입니다. 고속 커넥터, retimer, PMIC, 고전류 인덕터, DDR 메모리 같은 전자부품은 회로기판 제약을 타고 배치가 달라집니다. 전자부품의 넓은 범위는 전자 부품의 범위에서도 확인할 수 있듯, 부품은 단독으로 성능을 내는 것이 아니라 기판 환경과 함께 동작합니다.

예를 들어 AI 추론 장비의 작은 모듈을 만든다고 가정해 보겠습니다. 칩 데이터시트만 보면 전원 레일 수와 소비전류가 먼저 보이지만, 실제 PCB 설계에서는 전류 루프, 열원 간 거리, 커넥터의 핀 배치, 히트싱크 고정홀 위치가 동시에 얽힙니다. 부품을 먼저 예쁘게 놓고 나중에 배선을 푸는 방식은 점점 통하지 않습니다.

제조 관점에서는 부품 높이와 열 분포도 중요한 트렌드입니다. 고성능 회로기판은 소재비가 높기 때문에 재작업 비용도 커집니다. 부품 배치 단계에서 열과 신호를 함께 보는 팀이 재스핀을 줄이고, 그 결과 PCB 제조 비용까지 낮춥니다.

• 고속 부품: 커넥터와 칩 사이의 길이를 줄이고 via 전환 수를 제한해야 합니다.
• 전원 부품: 고전류 경로는 plane, via, 구리 두께를 함께 계산해야 합니다.
• 발열 부품: 열원 주변에는 copper balance와 방열 경로를 설계 초기에 확보해야 합니다.

부품 배치가 끝난 뒤 제조 가능성을 묻는 순서는 늦습니다. 고속 PCB에서는 배치 초안이 곧 소재와 공정 선택의 첫 번째 견적서라고 보는 편이 맞습니다.

제조 데이터는 견적용에서 협상용으로 이동합니다

자료가 자세할수록 선택지가 늘어납니다

거버 파일만 보내고 최저가를 기다리던 방식은 고성능 PCB 시장에서 점점 불리해지고 있습니다. 제조사는 회로기판의 난이도를 판단하기 위해 스택업, 임피던스 표, 드릴 차트, via 구조, 표면처리, 외형 공차, 검사 조건을 함께 봅니다. 데이터가 부족하면 제조사는 위험을 단가에 얹거나 보수적인 납기를 제시합니다.

특히 저손실 소재가 필요한 설계에서는 어떤 성능을 반드시 지켜야 하는지와 어떤 항목은 대체 가능한지를 분리해야 합니다. 예를 들어 표면처리는 변경 가능하지만 특정 고속 레인의 삽입손실은 고정해야 할 수 있습니다. 반대로 외층 색상이나 실크 위치는 단가와 납기에 따라 조정해도 됩니다.

이 흐름은 발주자에게도 유리합니다. 제조 데이터가 명확하면 여러 PCB 제조사 견적을 비교할 때 단순 총액이 아니라 소재, 공정, 검사 범위를 같은 기준으로 볼 수 있습니다. 결국 문서는 가격을 낮추기 위한 도구가 아니라 불확실성을 줄여 협상력을 높이는 도구가 됩니다.

1. 필수 조건을 먼저 표시합니다. 임피던스, 층수, 소재 등 성능에 직접 연결된 항목입니다.
2. 협의 가능 조건을 따로 둡니다. 색상, 포장, 일부 외형 공차처럼 일정과 단가에 맞춰 조정 가능한 항목입니다.
3. 검사 기준을 숫자로 적습니다. 전기검사, 단면 분석, 임피던스 쿠폰 측정 여부가 여기에 포함됩니다.

국내 중소 제품팀이 바로 적용할 순서

고사양을 따라가기 전에 병목을 먼저 좁힙니다

모든 제품이 AI 서버급 PCB를 써야 하는 것은 아닙니다. 산업용 컨트롤러, IoT 게이트웨이, 의료 보조 장치, 소형 로봇 제어보드처럼 안정성이 중요한 제품은 과한 소재보다 검증 가능한 설계와 반복 가능한 제조가 더 중요합니다. 트렌드를 따라가되 제품의 실제 신호 속도와 환경 조건을 먼저 확인해야 합니다.

PCB 라이브 독자라면 다음 순서로 접근하는 것이 현실적입니다. 첫째, 회로에서 정말 고속인 구간과 일반 디지털 구간을 나눕니다. 둘째, 전원과 열이 몰리는 영역을 표시합니다. 셋째, 제조사에 문의하기 전에 대체 가능한 소재와 고정해야 할 소재를 구분합니다. 이 세 가지만 해도 견적 상담의 질이 확 달라집니다.

특히 첫 시제품에서 모든 리스크를 없애려는 시도는 단가만 올리고 일정은 늘릴 수 있습니다. 대신 핵심 레인 몇 개를 측정 가능한 구조로 만들고, 테스트 포인트와 임피던스 쿠폰을 남겨 다음 버전에서 빠르게 판단할 수 있게 설계하는 편이 좋습니다.

1. 신호 등급 분류: 저속 제어, 중속 통신, 고속 차동쌍을 색상이나 네트명 규칙으로 구분합니다.
2. 소재 후보 선정: 표준 FR-4, 고Tg FR-4, 저손실 CCL 중 필요한 범위를 제조사와 함께 좁힙니다.
3. 제조성 확인: 최소 선폭, via 크기, 적층 횟수, 동박 두께가 제조사의 안정 공정 안에 있는지 확인합니다.
4. 검증 포인트 배치: 전원 리플, 온도, 고속 신호 품질을 측정할 위치를 설계에 남깁니다.

리드타임과 단가가 설계를 되돌리는 순간

숫자가 바뀌면 회로도보다 일정표를 먼저 봅니다

현실적인 PCB 설계에서는 기술적으로 가능한 것과 제때 만들 수 있는 것이 다릅니다. 2026년 기준으로 일반 2~4층 FR-4 시제품은 조건이 단순하면 며칠 단위로 움직일 수 있지만, 임피던스 제어가 있는 8층 이상 보드나 저손실 CCL을 쓰는 고다층 회로기판은 소재 확인만으로도 몇 주가 걸릴 수 있습니다. 여기에 부품 실장, 검사, 재작업 가능성까지 더하면 출시 일정은 빠르게 밀립니다.

단가도 같은 방식으로 봐야 합니다. 층수가 4층에서 8층으로 올라가면 단순히 두 배가 아니라 적층, 드릴, 검사, 수율 비용이 함께 붙습니다. 저손실 소재나 HVLP 동박을 지정하면 일반 FR-4 대비 소재비가 크게 오를 수 있고, 작은 수량에서는 최소 발주 조건이 더 크게 느껴집니다. 그래서 발주 전 숫자는 희망 단가가 아니라 설계 의사결정의 입력값입니다.

제품팀이 바로 써먹을 기준은 단순합니다. 납기가 고정된 프로젝트라면 PCB 설계 freeze 4주 전에는 소재 후보 2개, 제조사 2곳, 대체 가능 항목 5개 이상을 확보합니다. 시제품 예산에는 제작비 외에 재스핀 1회분과 특급 제작 할증을 남겨 둡니다. 고다층 또는 저손실 PCB는 기본 납기 3~8주, 일정 완충 14일, 단가 변동 여유 20~30%를 숫자로 잡고 움직이는 편이 안전합니다.

• 일반 시제품: 단순 2~4층 FR-4는 빠른 제작이 가능하지만 설계 변경이 잦으면 운송과 실장 일정이 더 큰 비용이 됩니다.
• 고속 회로기판: 8층 이상, 임피던스 제어, 저손실 소재가 붙으면 견적 유효기간과 소재 재고를 먼저 확인해야 합니다.
• 양산 전환: 승인 소재 2종, 검사 기준 1세트, 납기 완충 2주, 예산 여유 20%를 최소 운영 숫자로 두면 갑작스러운 소재 변경에 덜 흔들립니다.