AI 엣지 기기를 설계한다면 HDI PCB를 주목해야 하는 이유

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

카메라 한 대에서 영상을 분석하고, 소형 센서가 데이터를 판단하며, 휴대형 장치가 생성형 AI 기능까지 처리하는 시대입니다. 문제는 기능이 늘어날수록 기판 면적과 배터리 공간은 오히려 줄어든다는 점입니다. 이런 상반된 요구를 해결하기 위해 HDI PCB와 미세 배선 기술이 AI 엣지 기기의 핵심 설계 수단으로 떠오르고 있습니다.

HDI는 단순히 패턴을 가늘게 만드는 공법이 아닙니다. 마이크로비아, 빌드업 적층, 비아 인 패드, 고밀도 부품 배치를 조합해 신호 경로와 전원 경로를 짧게 만드는 구조적 접근입니다. PCB의 기본 개념이 낯설다면 지식백과의 인쇄회로기판 설명을 먼저 확인하면 이후 내용을 이해하기 쉽습니다.

AI 엣지 확산이 회로기판 구조를 바꾸고 있습니다

연산량보다 먼저 부딪히는 배선 밀도

엣지 AI 장치에는 프로세서만 들어가는 것이 아닙니다. LPDDR 계열 메모리, 플래시 메모리, 전원관리 IC, 무선 통신 모듈, 이미지 센서와 각종 인터페이스가 좁은 공간에 함께 배치됩니다. 부품 수보다 더 까다로운 문제는 BGA 핀 사이에서 신호를 어떻게 꺼내느냐입니다. 피치가 좁은 패키지는 일반 관통 비아만으로 모든 신호를 팬아웃하기 어렵습니다.

기존 4층 또는 6층 PCB에 기능을 계속 추가하면 보드 외곽으로 배선이 밀려 면적이 커지고, 우회 배선 때문에 신호 길이도 증가합니다. 층수만 늘리는 방법도 있지만 모든 층을 관통하는 비아가 내부 배선 통로를 차지한다는 한계가 있습니다. 반면 레이저로 가공하는 마이크로비아는 필요한 인접 층만 연결하므로 다른 층의 배선 공간을 보존할 수 있습니다.

최근의 변화는 HDI가 스마트폰 같은 초소형 제품에만 쓰이는 고가 기술에서 벗어나고 있다는 것입니다. 산업용 비전 카메라, 드론, 서비스 로봇, 웨어러블 의료기기, 차량용 센서처럼 작은 크기와 높은 연산 성능을 동시에 요구하는 제품으로 적용 범위가 넓어지고 있습니다. 여러분의 시제품도 커넥터 위치를 유지한 채 프로세서 성능을 높여야 한다면 HDI 검토 시점에 가까워진 것입니다.

• 미세 피치 BGA: 외곽 두세 줄을 제외한 핀을 관통 비아만으로 빼기 어려울 때
• 고속 메모리: 데이터와 클록 배선을 짧고 일정하게 유지해야 할 때
• 소형 배터리 제품: 기판 면적을 줄여 배터리나 안테나 공간을 확보해야 할 때
• 다중 카메라 장치: MIPI 계열 신호와 전원망이 한정된 영역에 집중될 때

층수를 결정하기 전에 가장 핀 수가 많은 BGA의 팬아웃을 먼저 그려 보세요. HDI 필요 여부는 보드 전체 면적보다 패키지 아래에서 가장 선명하게 드러납니다.

마이크로비아와 빌드업 적층은 무엇을 해결할까요

1+N+1부터 순차 적층까지 읽는 법

HDI 제조사에서 자주 사용하는 1+N+1 표기는 중앙의 코어 적층 N개와 양쪽의 빌드업 층 한 개씩을 뜻합니다. 예를 들어 1+4+1 구조라면 중앙 4개 층 바깥에 미세 배선과 마이크로비아를 위한 층을 추가하는 방식으로 이해할 수 있습니다. 더 복잡한 제품은 2+N+2처럼 양쪽에 두 차례 빌드업 공정을 적용하지만, 적층 횟수가 늘어날수록 정렬과 도금 관리가 까다로워지고 제조비도 상승합니다.

마이크로비아는 일반 기계 드릴 비아보다 작고 짧습니다. 이 덕분에 BGA 랜드 안에 비아를 배치하는 비아 인 패드를 적용하거나, 패드 사이에 더 많은 배선을 통과시킬 수 있습니다. 다만 비아 인 패드는 구멍을 도전성 또는 비도전성 재료로 충전하고 표면을 평탄화해야 합니다. 충전이나 평탄도가 불완전하면 솔더가 비아 안으로 빨려 들어가 접합부가 약해질 수 있습니다.

마이크로비아를 수직으로 겹치는 스택드 구조는 배선 자유도가 높지만 공정 신뢰성 관리가 중요합니다. 층마다 위치를 엇갈리게 하는 스태거드 구조는 더 넓은 공간을 사용하지만 구조적으로 유리한 경우가 많습니다. 설계자는 ‘가장 작게 만들 수 있는가’보다 예상 생산량과 사용 환경에서 반복 생산할 수 있는가를 먼저 물어야 합니다.

1. BGA 피치와 패드 크기를 기준으로 제조 가능한 마이크로비아 직경을 확인합니다.
2. 스택드 구조가 꼭 필요한 신호만 선별하고 나머지는 스태거드 구조를 검토합니다.
3. 비아 충전 방식, 캡 도금 두께, 평탄도 허용치를 PCB 제조사와 합의합니다.
4. 조립 업체에도 비아 인 패드 적용 사실을 알리고 스텐실 개구 조건을 함께 조정합니다.

고밀도 PCB의 경쟁력은 신호와 전원에서 갈립니다

짧은 배선이 자동으로 좋은 설계는 아닙니다

HDI를 사용하면 프로세서와 메모리를 가깝게 배치할 수 있어 신호 경로가 짧아집니다. 배선이 짧아지면 전파 지연과 손실을 줄이는 데 유리하지만, 이것만으로 신호 무결성이 보장되지는 않습니다. 미세 패턴의 선폭과 동박 두께, 유전체 두께, 솔더마스크 존재 여부가 임피던스에 영향을 주기 때문입니다. 마이크로비아 전환 지점에서 기준면이 끊기면 짧은 신호도 큰 리턴 패스를 만들 수 있습니다.

AI 프로세서는 동작 상태에 따라 소비 전류가 빠르게 변합니다. 평균 소비전력만 보고 전원을 설계하면 추론을 시작하는 순간 전압이 흔들릴 수 있습니다. 전원면을 잘게 분할하거나 목이 좁은 구간을 만들면 DC 전압 강하뿐 아니라 과도 응답도 나빠집니다. HDI에서 확보한 공간을 신호선으로 모두 사용하지 말고 전원·그라운드 연결에도 배분해야 하는 이유입니다.

부품 선택 역시 기판 구조와 분리해서 볼 수 없습니다. 같은 용량의 적층세라믹커패시터라도 패키지 크기와 정격전압에 따라 실제 바이어스 환경에서 유효 용량이 크게 달라질 수 있습니다. 전자부품의 역할을 다시 확인하고 싶다면 전자 부품 용어 설명을 참고할 수 있습니다. 핵심은 부품 표기값을 그대로 믿지 않고 프로세서 제조사가 제시한 전원망 목표와 실제 배치 조건을 함께 검토하는 것입니다.

• 리턴 비아 배치: 고속 신호가 기준면을 바꾸는 위치 가까이에 그라운드 비아를 둡니다.
• 브레이크아웃 대칭: 차동쌍의 패드 탈출 형상과 비아 수를 가능한 한 동일하게 맞춥니다.
• 전원 비아 병렬화: 한 개의 작은 비아에 큰 전류를 몰지 않고 여러 경로로 분산합니다.
• 디커플링 거리: 직선거리보다 전류가 흐르는 루프 면적과 연결 인덕턴스를 확인합니다.
• 임피던스 쿠폰: 실제 적층과 동일한 조건으로 제작해 제조 결과를 측정할 수 있게 합니다.

열과 신뢰성도 같은 구조에서 시작됩니다

배선 밀도가 높아지면 발열원도 좁은 영역에 모입니다. 작은 마이크로비아 몇 개만으로 프로세서 열을 반대면으로 옮기려 하면 기대한 효과를 얻기 어렵습니다. 열전달용 비아 배열, 내부 구리 면적, 히트스프레더 접촉 구조를 함께 설계해야 합니다. 특히 외부 충격이나 온도 변화가 큰 장치는 마이크로비아 접합부의 반복 응력을 평가하고, 필요하면 단면 분석과 열사이클 시험을 시제품 단계에 포함해야 합니다.

고속 신호, 전원 무결성, 방열을 세 개의 별도 업무로 나누면 같은 공간을 서로 먼저 차지하려 합니다. 배치 초기에 세 요구사항을 한 화면에서 검토하는 편이 수정 비용을 줄입니다.

비용은 면적이 아니라 공정 단계에서 결정됩니다

싼 HDI보다 반복 생산 가능한 HDI

HDI PCB 견적이 일반 다층 회로기판보다 높은 가장 큰 이유는 작은 구멍 자체가 아닙니다. 레이저 드릴, 적층, 도금, 비아 충전, 평탄화, 정렬 검사처럼 추가되는 공정과 수율 관리가 가격을 만듭니다. 따라서 보드 크기를 10% 줄였다고 해서 단가가 반드시 내려가지는 않습니다. 오히려 빌드업 횟수를 한 단계 추가하거나 특별한 표면처리를 지정하면 절감한 면적보다 공정비 증가가 커질 수 있습니다.

시제품 소량 견적은 제조사의 기본 사양과 얼마나 잘 맞는지에 따라 차이가 큽니다. 특정 금액을 고정된 시세처럼 받아들이기보다 관통 비아 버전, 1+N+1 버전, 고사양 순차 적층 버전을 같은 수량과 납기로 비교해야 합니다. 초기 견적에는 전기검사, 임피던스 측정, 비아 충전, 표면처리, 성적서와 단면 분석 비용이 포함됐는지도 확인하십시오. 첫 견적은 저렴했지만 필수 옵션을 더하자 가격이 역전되는 경우가 적지 않습니다.

양산에서는 패널당 취득 수와 불량 위험이 더 중요해집니다. 기판을 지나치게 작게 줄이면 패널에는 많이 배치할 수 있지만, 외형 가공 여유와 조립용 툴링 영역이 부족해질 수 있습니다. 반대로 조금 큰 보드라도 제조사의 표준 원자재와 작업 패널에 효율적으로 들어가면 전체 원가가 낮아질 수 있습니다. 회로기판 단가가 아니라 조립 완료품 한 개의 정상 출하 원가로 판단해야 합니다.

1. 첫 단계: PCB 제조사 두 곳 이상에서 표준 선폭·간격, 마이크로비아 크기, 빌드업 가능 구조를 받습니다.
2. 두 번째: 반드시 필요한 미세 피치 부품과 일반 부품을 구분해 HDI 적용 영역을 제한합니다.
3. 세 번째: 세 가지 적층 대안에 대해 PCB 가격, 조립 수율, 검사 비용을 함께 비교합니다.
4. 네 번째: 시제품에서 단면 품질과 임피던스를 확인한 뒤 설계 규칙을 고정합니다.
5. 다섯 번째: 양산 전 패널 배치와 예상 취득 수를 검토해 보드 외형을 미세 조정합니다.

제조사와 처음부터 교환해야 할 데이터

설계가 끝난 뒤 거버 파일만 보내 제조 가능 여부를 묻는 방식은 HDI에서 수정 비용을 키웁니다. 부품 배치를 확정하기 전에 제안 적층표, 동박 두께, 최소 환형 링, 레이저 비아 종횡비, 스택 가능 개수, 비아 충전 재료를 확인하는 편이 안전합니다. 완성 데이터를 전달할 때는 제작 도면에 마이크로비아 시작층과 종료층, 충전 및 캡 도금 요구, 임피던스 허용오차를 명확히 기입해야 합니다.

• 적층 순서와 각 유전체의 완성 두께
• 외층·내층별 최소 선폭과 최소 간격
• 레이저 비아의 드릴 크기, 완성 크기와 패드 지름
• 스택드 또는 스태거드 비아의 허용 조합
• IPC 등 적용 검사 기준과 허용 등급
• 임피던스 쿠폰, 전기검사와 단면 성적서 제공 범위

HDI 전환을 망치는 세 가지 설계 습관

데이터시트 숫자만으로 설계를 확정하는 실수

첫 번째 실수는 제조사가 공개한 최소 선폭과 최소 비아를 모든 구간에 반복 사용하는 것입니다. ‘제조 가능’ 수치는 안정적으로 높은 수율을 보장하는 권장값과 다를 수 있습니다. 꼭 필요한 BGA 탈출 구간에만 공격적인 규칙을 적용하고, 공간이 생기는 즉시 선폭과 간격을 넓히는 구역별 설계 규칙이 유리합니다. 전체 보드를 한계 사양으로 만들면 작은 패턴 결함 하나가 보드 전체 폐기로 이어집니다.

두 번째 실수는 부품 풋프린트를 인터넷 라이브러리에서 내려받아 그대로 사용하는 것입니다. 같은 패키지명이라도 제조사 권장 랜드와 실장 조건이 다를 수 있으며, 비아 인 패드 적용 시에는 솔더마스크와 스텐실 설계까지 달라집니다. 다양한 전자부품의 형태와 쓰임을 살펴볼 때는 전자 부품의 모양과 쓰임새 자료도 기초 참고가 됩니다. 다만 실제 풋프린트는 반드시 해당 부품의 최신 제조사 데이터시트와 조립 조건을 기준으로 검증해야 합니다.

세 번째 실수는 첫 시제품이 동작했다는 이유로 곧바로 양산 데이터를 고정하는 것입니다. 한 장의 기능 시험은 비아 도금 균일도, 적층 정렬 여유, 온도 반복에 따른 피로를 보여주지 못합니다. 고성능 AI 엣지 기기라면 전원 변동이 큰 추론 부하, 무선 통신 동시 동작, 최고 주변 온도를 조합해 시험해야 합니다. 이후 양산 로트에서도 공정이 흔들리지 않도록 핵심 치수를 제조 도면과 검사 항목에 남겨야 합니다.

• 한계 규칙 남용: 최소 사양은 BGA 팬아웃처럼 피할 수 없는 구역에만 적용합니다.
• 풋프린트 무검증: 랜드 패턴, 솔더마스크, 스텐실 개구를 하나의 조립 조건으로 검토합니다.
• 기능 시험만 통과: 열사이클, 최대 부하, 전압 강하와 단면 검사를 추가합니다.
• 제조사 변경을 단순화: 같은 거버 파일도 공정 능력과 적층 재료가 달라지면 재검토합니다.

다음 설계 회의에서 먼저 던질 질문

“몇 층이면 되나요?”라고 묻기 전에 “가장 어려운 BGA를 어떤 구조로 팬아웃할 것인가?”, “전원과 그라운드가 끊기지 않는가?”, “이 적층을 양산 업체가 반복 생산할 수 있는가?”를 물어보십시오. HDI PCB의 미래는 무조건 더 작고 복잡한 구조에 있지 않습니다. 필요한 곳에만 미세 공정을 적용하고 측정 가능한 기준을 남기는 설계가 더 높은 수율과 긴 제품 수명으로 이어집니다.

특히 AI 엣지 제품은 소프트웨어 업데이트로 연산 부하가 높아질 수 있습니다. 현재 펌웨어에서 간신히 버티는 전원망과 열 구조는 향후 모델 업데이트에서 문제가 될 가능성이 큽니다. 프로세서 사용률, 메모리 대역폭, 무선 송신이 동시에 최고치에 도달하는 상황을 가정해 여유를 확보하십시오. 그 여유가 다음 버전의 회로기판을 다시 설계하지 않게 만드는 가장 현실적인 투자입니다.

• 현재 부품뿐 아니라 차기 호환 부품의 BGA 피치와 소비전력을 함께 확인합니다.
• 설계 규칙 파일에 제조 한계값과 사내 권장값을 분리해 기록합니다.
• 시제품 단계에서 임피던스 결과와 단면 사진을 받아 다음 리비전의 근거로 보관합니다.
• 가격만 보고 제조사를 바꾸기 전에 적층 재료와 마이크로비아 공정 차이를 재검증합니다.