AI 서버용 PCB가 고다층에서 HDI로 진화하는 과정

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

AI 서버와 고속 네트워크 장비를 설계하는 현장에서는 기판 크기를 키우고 층수를 늘리는 전통적인 방법만으로 배선 문제를 해결하기 어려워졌습니다. 프로세서 주변에 전원 레일과 고속 신호가 집중되고, BGA 피치는 좁아지는 반면 허용되는 신호 손실과 전압 변동 폭은 더 작아졌기 때문입니다. 이제 PCB 제조 기술의 경쟁력은 단순한 고다층 구현보다 필요한 구간에 미세 배선과 마이크로비아를 어떻게 배치하느냐로 이동하고 있습니다.

이 변화의 중심에 HDI PCB가 있습니다. 다만 모든 보드를 처음부터 최고 사양 HDI로 설계하는 것이 답은 아닙니다. 제품의 데이터 속도, BGA 탈출 배선, 전원 밀도와 생산 수량을 차례로 검토한 뒤 필요한 빌드업 구조를 선택해야 비용과 수율을 함께 지킬 수 있습니다. PCB의 기본 역할과 구조가 낯설다면 먼저 인쇄회로기판의 용어 정의를 살펴보면 이후의 기술 흐름을 이해하기 쉽습니다.

처리량이 늘자 배선 병목부터 달라졌습니다

넓은 보드보다 짧고 촘촘한 연결이 중요해진 이유

기존 산업용 제어기나 범용 전자제품에서는 부품 간 연결 공간이 부족하면 PCB 면적 또는 층수를 늘려 대응할 수 있었습니다. 그러나 AI 가속기, 고성능 CPU, DDR 계열 메모리와 고속 인터페이스가 한 보드에 모이면 상황이 달라집니다. 수백 개 이상의 신호가 미세 피치 BGA 아래에서 빠져나와야 하고, 차동 신호는 길이와 간격을 일정하게 유지해야 합니다. 면적을 무작정 늘리면 배선은 가능해져도 전송 경로가 길어져 삽입 손실과 지연 편차가 커질 수 있습니다.

그래서 설계 흐름은 먼저 핵심 부품 주변의 배선 밀도를 계산하고, 일반 관통 비아로 탈출 가능한 신호 수를 확인하는 방향으로 바뀌고 있습니다. 관통 비아는 제작성과 가격 면에서 유리하지만 전체 기판을 관통하는 패드와 안티패드가 내부층 공간을 차지합니다. 반면 레이저로 가공하는 마이크로비아는 필요한 인접층만 연결하므로 그 아래층을 다른 신호가 활용할 수 있습니다. HDI의 실질적인 장점은 기판을 작게 만드는 데 그치지 않고 제한된 면적에서 배선 경로를 재배치하는 데 있습니다.

다음과 같은 징후가 동시에 나타난다면 단순 고다층 PCB보다 HDI 구조를 검토할 시점입니다. 한 가지 조건만으로 결정하기보다는 부품 배치와 제조사의 설계 규칙을 함께 대조해야 합니다.

• BGA 피치가 좁아 표면 패드 사이로 필요한 수의 배선을 통과시키기 어렵습니다.
• 관통 비아 때문에 내부 전원면이 잘게 분리되거나 고속 신호의 우회가 반복됩니다.
• 메모리 또는 직렬 링크의 길이 보정 구간이 늘어나 배선 면적과 누화 위험이 커집니다.
• 프로세서 주변 전원·접지 비아가 집중되어 신호 탈출 공간과 충돌합니다.
• 제품 크기는 고정돼 있지만 센서, 통신 모듈과 전원 회로를 추가해야 합니다.

전자부품의 고집적화가 PCB 제조 규칙을 바꿉니다

PCB 기술 변화는 기판 업계만의 현상이 아닙니다. 반도체 패키지의 입출력 수 증가, 칩렛과 고대역폭 메모리 확산, 전력반도체의 고출력화가 동시에 기판 설계를 압박하고 있습니다. 전자 부품의 기본 개념처럼 부품은 회로의 기능을 담당하지만, 실제 제품에서는 그 부품을 연결하는 회로기판의 전기적·열적 특성이 성능 한계를 결정하기도 합니다.

특히 고속 신호에서는 선폭만 맞춘다고 설계가 끝나지 않습니다. 동박 거칠기, 유전체 손실, 비아 스텁, 기준면 전환과 커넥터 구조가 하나의 채널로 작동합니다. 전원부 역시 평균 소비전력보다 순간 부하 변화에 대응하는 임피던스가 중요해졌습니다. 이 때문에 최신 PCB 프로젝트는 회로도 완성 후 아트워크를 시작하는 직선형 업무보다, 부품 선정 단계에서 적층과 소재를 함께 검토하는 반복형 업무에 가까워지고 있습니다.

현장 팁: BGA 팬아웃을 끝낸 다음 제조사에 HDI 가능 여부를 묻지 마세요. 배치 초안에서 최소 선폭·간격, 레이저 비아 직경, 캡 도금 여부와 허용 적층을 먼저 받아야 재설계를 줄일 수 있습니다.

관통 비아를 줄인 뒤 빌드업 구조를 선택합니다

1+N+1에서 다단 적층까지 필요한 만큼만 확장하기

HDI PCB는 코어 기판의 양쪽에 얇은 절연층과 동박층을 순차적으로 쌓는 빌드업 방식으로 제작됩니다. 비교적 단순한 1+N+1 구조는 중앙의 N개 코어층 바깥에 빌드업층을 한 층씩 추가합니다. 표면의 미세 피치 부품을 한두 층 아래로 탈출시키는 용도라면 비용과 제조 난도를 억제하면서 HDI의 장점을 얻을 수 있습니다. 연결 깊이가 더 필요하면 2+N+2 또는 그 이상의 순차 적층을 고려하지만, 적층 횟수가 늘수록 공정 시간과 정렬 오차 관리 부담도 증가합니다.

마이크로비아 배치 방식도 수율을 좌우합니다. 서로 다른 위치에서 층을 옮겨 가는 스태거드 비아는 공간을 더 사용하지만 구조적으로 비교적 안정적입니다. 같은 축에 비아를 쌓는 스택드 비아는 배선 밀도를 높이는 데 유리한 대신 각 비아의 충전 도금과 층간 정렬 품질이 중요합니다. 비아 위에 부품 패드를 두는 VIPPO 구조는 BGA 아래 공간을 효율적으로 쓰지만, 수지 충전과 평탄화 및 캡 도금 공정이 추가될 수 있습니다.

아래 순서로 결정하면 필요 이상으로 복잡한 적층을 선택하는 실수를 줄일 수 있습니다. 핵심은 HDI 등급을 먼저 정하는 것이 아니라 배선이 막히는 위치를 찾아 그 구간만 기술로 푸는 것입니다.

1. 부품 배치 고정 전: 가장 좁은 BGA 피치와 패드 크기, 필요한 전원·접지 핀 수를 확인합니다.
2. 탈출 배선 계산: 한 층에서 빼낼 수 있는 신호 수와 내부층에 남는 통로를 산정합니다.
3. 마이크로비아 범위 결정: 전체 보드가 아니라 고밀도 부품 주변에서 필요한 연결 층을 우선 지정합니다.
4. 적층 협의: 제조사가 보유한 소재 두께, 레이저 가공 한계와 동박 사양으로 적층표를 조정합니다.
5. 검증 쿠폰 정의: 임피던스, 도금 두께와 비아 신뢰성을 확인할 시험 쿠폰 및 검사 성적서 범위를 합의합니다.

비용표보다 수율과 검사 범위를 먼저 읽어야 합니다

HDI 견적은 기판 면적과 층수만으로 비교하기 어렵습니다. 순차 적층 횟수, 마이크로비아의 개수와 형태, 최소 선폭·간격, 특수 소재, 충전 도금, 표면처리와 전기검사 수준이 가격을 바꿉니다. 동일한 10층 PCB라도 일반 관통홀 중심의 제품과 2+6+2 스택드 마이크로비아 제품은 공정 수와 불량 위험이 전혀 다릅니다. 따라서 온라인 견적의 낮은 숫자만 보고 제조사를 고르면 설계 검토 이후 옵션 비용이 붙거나 납기가 길어질 수 있습니다.

시제품에서는 초기 제작비만큼 재제작 가능성을 살펴야 합니다. 한계 규칙으로 설계한 저가 시제품이 통과하더라도 양산 패널에서 정렬 편차가 누적되면 수율이 흔들릴 수 있습니다. 반대로 제조사의 안정 공정 범위보다 여유 있게 설계하면 기판 면적이 조금 늘어도 총비용은 낮아질 수 있습니다. 관련 산업의 투자 분위기와 수요 방향을 읽을 때는 반도체 소부장 시장 관련 보도도 참고할 만하지만, 개별 PCB 사양은 반드시 실제 제조 역량과 품질 자료로 판단해야 합니다.

견적서를 받을 때에는 다음 항목을 같은 조건으로 맞춰 비교하는 편이 좋습니다. 업체마다 기본 포함 범위가 달라 총액만으로는 차이를 찾기 어렵기 때문입니다.

• 적층 횟수와 코어·프리프레그의 실제 두께 공차
• 마이크로비아의 레이저 드릴, 충전 도금 및 캡 도금 포함 여부
• 임피던스 쿠폰 측정과 결과 보고서 제공 범위
• AOI, 전기검사, 단면 분석과 열충격 시험의 표본 수
• 시제품 승인 후 양산 전환 시 소재와 공정 조건의 유지 여부
• 불량 발생 시 원인 분석 자료와 재생산 기준

비용 판단 팁: 단가가 다소 높아도 제조사가 적층 구조와 비아 신뢰성 자료를 구체적으로 제시한다면 개발 전체 비용은 오히려 낮아질 수 있습니다. HDI에서는 재설계 한 번의 일정 손실이 기판 가격 차이보다 큰 경우가 흔합니다.

AI 시대의 PCB 선택 기준을 성능부터 다시 세웁니다

미세화 다음에는 소재·열·검증 자동화가 이어집니다

앞으로의 PCB 기술은 선폭을 계속 줄이는 한 방향으로만 발전하지 않을 가능성이 큽니다. AI 서버와 네트워크 장비에서는 저손실 소재, 백드릴과 마이크로비아, 고전류 전원면, 열 확산 구조를 하나의 시스템으로 최적화해야 합니다. 데이터 속도가 높아질수록 소재의 유전율과 손실탄젠트뿐 아니라 동박 표면의 거칠기까지 채널 손실에 영향을 줍니다. 설계자는 부품 데이터시트의 최대 속도만 보는 대신 실제 배선 길이와 커넥터, 비아 전환을 포함한 손실 예산을 세워야 합니다.

열 관리도 HDI의 이면에 있는 핵심 과제입니다. 배선 밀도가 올라가면 동박과 절연층을 통해 빠져나갈 열의 경로가 복잡해지고, 고전류 비아 주변에는 국부 온도 상승이 생길 수 있습니다. 마이크로비아를 많이 배치했다고 열저항이 자동으로 낮아지는 것도 아닙니다. 도금 두께와 연결 면적, 내부 동박의 확산 경로, 방열판 체결 압력까지 함께 검토해야 합니다. 전기적 팬아웃과 열 비아를 같은 공간에서 경쟁시키지 않도록 배치 초기부터 영역을 나누는 접근이 유효합니다.

검증 방식 역시 바뀌고 있습니다. 고밀도 기판은 완성된 보드를 눈으로 확인하는 것만으로 내부 접속 품질을 판단하기 어렵습니다. 자동광학검사와 전기검사에 더해 X선, 단면 분석, 열 사이클 시험과 TDR 측정을 사양에 맞게 조합해야 합니다. 데이터 기반 공정 관리가 확대되면 제조사는 단순 합격 여부가 아니라 드릴 위치, 도금 분포와 임피던스 편차의 추세를 제공하게 될 것입니다. 설계팀도 이 데이터를 다음 리비전에 반영할 수 있어야 합니다.

• 소재 흐름: 고속 채널에는 낮은 손실과 안정적인 유전 특성을 가진 적층재의 채택이 늘어납니다.
• 전원 흐름: 코어 전압이 낮아질수록 작은 전압 강하도 문제가 되어 PDN 해석의 중요성이 커집니다.
• 열 설계: 고집적 부품 아래의 열 확산 경로와 보드 휨을 동시에 관리해야 합니다.
• 검사 자동화: 공정 데이터를 축적해 이상 징후를 조기에 찾는 제조 역량이 납기 경쟁력으로 이어집니다.
• 공급망 대응: 특정 소재를 구하지 못할 때 전기적 특성이 동등한 대체재를 승인하는 절차가 필요합니다.

프로젝트마다 우선순위를 다르게 배치합니다

실제 선택에서는 먼저 신호와 전원 성능을 지켜야 합니다. 요구 속도에서 손실 예산을 만족하는지, BGA 탈출이 가능한지, 순간 전류에 필요한 전원면과 비아가 확보되는지를 확인하세요. 두 번째는 제조 수율입니다. 제조사의 권장 규칙보다 지나치게 공격적인 선폭과 마이크로비아 구조를 사용하면 시제품 한 장은 성공해도 반복 생산성이 떨어질 수 있습니다. 세 번째는 검사 가능성으로, 내부 비아와 임피던스가 설계 의도대로 만들어졌음을 어떤 방법과 표본으로 증명할지 정해야 합니다.

그다음에 납기와 비용을 놓습니다. 이는 가격을 중요하지 않게 보자는 뜻이 아니라, 요구 성능을 충족하지 못하는 가장 싼 PCB는 사용할 수 없다는 의미입니다. 예를 들어 짧은 고속 채널과 한 개의 미세 피치 BGA만 있는 보드는 부분적인 1+N+1 구조가 합리적일 수 있습니다. 반면 다수의 가속기와 메모리가 밀집한 보드는 더 많은 빌드업층과 저손실 소재가 필요할 수 있으며, 소량 장비라면 면적을 조금 늘려 구조를 단순화하는 선택도 가능합니다.

최종 판단 순서는 ① 요구 대역폭과 전원 안정성, ② BGA 탈출 및 배치 가능성, ③ 제조사의 안정 공정 범위, ④ 검사와 추적성, ⑤ 양산 수율, ⑥ 납기와 총비용으로 세우는 것이 실용적입니다. 이 순서를 적용하면 최신이라는 이유만으로 HDI를 과도하게 선택하거나, 초기 단가를 낮추려고 성능 여유를 포기하는 일을 피할 수 있습니다. PCB 기술이 빠르게 바뀌더라도 결국 좋은 기판은 가장 미세한 기판이 아니라 제품 요구를 재현 가능한 공정으로 구현한 기판입니다.

1. 채널 속도와 최대 배선 길이를 기준으로 소재 및 임피던스 조건을 확정합니다.
2. 가장 까다로운 BGA에서 팬아웃 샘플을 만들어 필요한 HDI 층수를 산출합니다.
3. 두 곳 이상의 제조사에 동일한 적층표와 검사 조건으로 제작 가능성을 확인합니다.
4. 시제품에서는 기능 시험뿐 아니라 열 분포, TDR 결과와 비아 단면을 함께 검토합니다.
5. 양산 전에는 한계 규칙을 완화할 수 있는 구간을 찾아 수율 여유를 확보합니다.