PCB 임피던스 제어하는 법: 전문가 인터뷰 설계 가이드

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

고속 신호용 회로기판을 제작했는데 시뮬레이션과 달리 통신 오류가 반복된다면, 부품보다 먼저 PCB 임피던스 제어 조건을 살펴봐야 합니다. 같은 회로도라도 패턴 폭, 동박 두께, 유전체 높이, 적층 구조가 달라지면 신호가 경험하는 임피던스도 달라지기 때문입니다.

이번 글은 고속 디지털 보드와 산업용 PCB를 다뤄 온 가상의 현장 전문가 ‘한태경 PCB SI 엔지니어’와의 Q&A 형식으로 구성했습니다. 설계자가 제조사에 무엇을 전달해야 하는지, 50Ω 단일 종단과 90Ω·100Ω 차동 임피던스를 어떻게 관리하는지, 시제품 비용과 측정 성적서는 어떻게 판단하는지 실무 관점에서 짚습니다.

Q1. PCB 임피던스 제어는 왜 필요한가요?

신호선도 전기적으로는 전송선로입니다

질문: 회로 연결만 정확하면 신호도 정상적으로 전달되는 것 아닌가요?

전문가: 신호의 상승 시간이 충분히 느리고 배선이 짧다면 큰 문제가 드러나지 않을 수 있습니다. 그러나 USB, HDMI, PCIe, Ethernet, DDR처럼 에지가 빠른 신호에서는 PCB 패턴이 단순한 연결선이 아니라 전송선로로 동작합니다. 송신부, 배선, 비아, 커넥터, 수신부 사이의 임피던스가 맞지 않으면 신호 일부가 되돌아오는 반사가 발생하고 링잉, 오버슈트, 지터, 아이 다이어그램 축소로 이어집니다.

여기서 중요한 것은 데이터 전송률만 보는 실수를 피하는 것입니다. 예를 들어 비교적 낮은 클록 주파수라도 드라이버의 상승 시간이 매우 빠르면 고주파 성분이 많아 임피던스 관리가 필요합니다. 배선 길이가 신호 상승 시간 동안 진행하는 거리와 비교해 무시하기 어려운 수준이라면, 설계 초기부터 제어 임피던스를 검토하는 편이 안전합니다. PCB의 기본 개념은 네이버 지식백과의 PCB 설명과 함께 확인하면 용어를 이해하는 데 도움이 됩니다.

• 반사: 임피던스가 급격히 변하는 지점에서 신호 에너지 일부가 송신 방향으로 되돌아갑니다.
• 링잉: 신호가 목표 전압 주변에서 반복적으로 흔들려 수신 임계값을 여러 번 통과할 수 있습니다.
• 지터: 신호 전환 시점이 흔들려 타이밍 마진이 줄어듭니다.
• 삽입 손실: 긴 배선과 거친 동박, 유전체 손실 때문에 수신 신호의 크기가 감소합니다.

전문가 조언: “몇 MHz까지 괜찮습니까?”보다 “신호 상승 시간, 배선 길이, 인터페이스 규격이 무엇입니까?”라고 묻는 것이 임피던스 검토의 정확한 출발점입니다.

Q2. 50Ω·90Ω·100Ω은 어떻게 선택하나요?

인터페이스 규격과 수신 구조가 기준입니다

질문: PCB에서 흔히 보이는 50Ω, 90Ω, 100Ω은 설계자가 임의로 정하는 값인가요?

전문가: 대부분은 사용하는 칩과 인터페이스 규격이 요구하는 공칭 임피던스를 따릅니다. RF 신호나 일부 고속 단일 종단 신호에는 50Ω이 널리 쓰이고, USB 2.0은 보통 90Ω 차동, Ethernet 계열과 여러 고속 직렬 링크에는 100Ω 차동 조건이 자주 등장합니다. 다만 세대와 칩 벤더의 설계 지침에 따라 허용오차와 측정 기준이 달라지므로, 회로도 이름만 보고 값을 확정해서는 안 됩니다.

차동 임피던스는 두 패턴 각각의 단일 종단 임피던스를 단순히 더한 값과 항상 같지 않습니다. 두 선 사이의 전자기 결합이 영향을 주기 때문입니다. 패턴 폭뿐 아니라 선간 간격, 기준면까지의 거리, 솔더마스크, 주변 동박도 함께 계산해야 합니다. 데이터시트와 하드웨어 설계 가이드에 90Ω ±10%처럼 허용 범위가 제시되어 있다면 그 조건을 제조 도면과 제작 메모에 명시해야 합니다.

허용오차는 좁을수록 좋은가요?

질문: 품질을 높이기 위해 무조건 ±5%를 요구하는 것이 좋을까요?

전문가: 반드시 그렇지는 않습니다. 허용오차를 지나치게 좁히면 제조사가 사용할 수 있는 원자재와 공정 조건이 제한되고, 쿠폰 측정과 선별 비용도 늘어납니다. 제품 규격이 ±10%로 충분하다면 무리하게 ±5%를 지정하기보다 스택업 승인, 로트 추적, 측정 성적서 확보에 예산을 배분하는 편이 실용적입니다.

1. 인터페이스 공식 규격과 칩 제조사 레퍼런스 문서를 확인합니다.
2. 단일 종단인지 차동인지 구분하고 목표 임피던스를 기록합니다.
3. 허용오차, 대상 레이어, 네트 이름을 제조 문서에 함께 표시합니다.
4. 커넥터와 케이블을 포함한 전체 채널 조건도 별도로 검토합니다.

Q3. 적층 구조와 선폭은 언제 확정해야 하나요?

배선 완료 후가 아니라 배치·배선 전에 협의합니다

질문: 아트워크를 모두 끝낸 뒤 거버 파일과 함께 목표 임피던스를 전달해도 되나요?

전문가: 가장 자주 발생하는 시행착오입니다. 임피던스는 선폭만 조절한다고 해결되지 않습니다. 코어와 프리프레그의 두께, 경화 후 유전체 높이, 동박 두께, 유전율, 동박 표면 거칠기까지 영향을 줍니다. 따라서 부품 배치와 주요 배선을 시작하기 전에 제조사가 실제로 조달 가능한 자재를 기준으로 PCB 스택업을 협의해야 합니다.

온라인 계산기에서 나온 선폭은 초기 검토값으로는 유용하지만 제조 확정값으로 보기는 어렵습니다. 계산기에 입력한 명목 유전율과 실제 공정에서 사용되는 유효 유전율이 다를 수 있고, 에칭 후 패턴 단면이 완전한 직사각형이 아니기 때문입니다. 솔더마스크가 덮이는 외층 마이크로스트립과 내층 스트립라인도 같은 선폭에서 서로 다른 결과를 보입니다. 제조사 피드백으로 선폭이 바뀔 가능성을 고려해 넉넉한 배선 공간을 확보해야 합니다.

• 마이크로스트립: 외층 패턴과 인접 기준면으로 구성되며 솔더마스크와 외부 환경의 영향을 받습니다.
• 스트립라인: 두 기준면 사이의 내층 패턴으로 구성되어 차폐에는 유리하지만 손실과 제작 조건을 함께 봐야 합니다.
• 코플래너 구조: 같은 층의 주변 접지까지 계산에 포함하므로 접지 간격과 스티칭 비아 조건이 중요합니다.
• 비아 전이: 레이어를 변경하면 리턴 전류가 이동할 통로가 필요하며, 불연속을 줄이기 위한 접지 비아를 검토해야 합니다.

제조사에 전달할 최소 자료

질문: 견적 요청 단계에서 어떤 정보를 보내야 정확한 답을 받을 수 있나요?

전문가: 레이어 수와 전체 두께만으로는 부족합니다. 목표 임피던스가 적용되는 레이어와 네트, 단일 종단·차동 구분, 동박 조건, 표면처리, 최소 선폭·간격, 완성 두께 공차를 함께 전달하세요. 제조사는 이 정보를 토대로 생산 가능한 적층표와 권장 선폭을 제안할 수 있습니다. PADS 기반 흐름과 설계 기본기를 보완하려면 PCB 설계실무 관련 서적을 참고 자료로 활용할 수 있습니다.

실무 팁: 제조사가 선폭을 임의 보정할 수 있는지 반드시 확인하세요. 설계 데이터 변경 승인 절차가 없다면, 수정된 선폭 때문에 차동 간격이나 인접 배선 간격이 의도와 달라질 수 있습니다.

Q4. 임피던스 불량은 어떻게 측정하고 판정하나요?

TDR 쿠폰과 실제 신호 품질은 역할이 다릅니다

질문: 제조사가 제공하는 임피던스 측정 성적서만 통과하면 제품 신호도 보장되나요?

전문가: 성적서는 중요한 근거지만 제품 전체의 동작을 단독으로 보장하지는 않습니다. 제조 단계에서는 보통 패널 가장자리에 실제 보드와 유사한 적층·선폭으로 테스트 쿠폰을 배치하고, TDR로 임피던스 변화를 측정합니다. 이 방식은 해당 생산 로트의 공정 재현성을 확인하는 데 유용하지만, 실제 보드의 비아 스텁, 패드, 커넥터, 굴곡, 기준면 단절까지 모두 대변하지는 못합니다.

TDR 파형을 볼 때는 숫자 하나만 확인하지 말고 측정 구간과 상승 시간, 프로브 보정, 쿠폰 구조를 함께 봐야 합니다. 커넥터 접촉부처럼 구조가 급변하는 시작 구간은 판정에서 제외되기도 하며, 측정 장비의 대역폭에 따라 짧은 불연속이 완만하게 보일 수 있습니다. 고속 제품이라면 제조 쿠폰 성적서에 더해 오실로스코프 아이 다이어그램, 네트워크 분석기의 삽입손실·반사손실, 실제 프로토콜 오류율을 조합해 검증해야 합니다.

1. 견적 단계: 임피던스 쿠폰 제작과 TDR 성적서가 기본 포함인지 별도 비용인지 확인합니다.
2. 초도 제작: 목표값, 측정값, 허용오차, 측정 위치가 표시된 원본 성적서를 받습니다.
3. 입고 검사: 보드 로트 번호와 성적서의 패널·생산 로트가 일치하는지 대조합니다.
4. 기능 검증: 최악 조건의 케이블 길이, 온도, 전압에서 링크 오류와 신호 품질을 확인합니다.
5. 양산 관리: 자재 또는 적층 변경 시 기존 승인값을 그대로 적용하지 말고 재검증합니다.

비용과 납기는 어느 정도 늘어나나요?

질문: 제어 임피던스를 추가하면 PCB 제작 가격이 크게 오르나요?

전문가: 가격은 층수, 기판 크기, 수량, 자재 재고, 허용오차, 쿠폰 측정 범위에 따라 달라 고정 금액으로 단정하기 어렵습니다. 일반적으로 표준 적층과 보편적인 ±10% 조건은 부담이 비교적 작지만, 특수 저손실 소재, 촘촘한 ±5% 조건, 모든 패널의 개별 측정, 상세 성적서가 요구되면 비용과 납기가 늘어납니다. 특히 소량 시제품은 시험과 셋업 비용이 수량에 분산되지 않아 장당 체감 비용이 높을 수 있습니다.

• 견적서에서 Controlled Impedance와 Impedance Testing이 각각 포함되는지 확인합니다.
• 표준 보유 자재로 구현 가능한 스택업을 우선 요청해 조달 지연을 줄입니다.
• 시제품과 양산 제조사가 다르다면 양쪽의 적층 및 선폭을 별도로 승인합니다.
• 가격만 비교하지 말고 측정 성적서, 자재 변경 통보, 추적성 조건을 함께 비교합니다.

Q5. 설계 리뷰에서 가장 많이 발견되는 실수는 무엇인가요?

선폭보다 리턴 경로와 불연속을 먼저 확인하세요

질문: 계산된 선폭과 간격을 정확히 적용했는데도 신호 품질이 나빠지는 이유는 무엇인가요?

전문가: 임피던스 계산값만 맞추고 신호가 지나가는 전체 경로를 놓쳤을 가능성이 큽니다. 고속 신호의 리턴 전류는 기준면을 따라 흐르는데, 그 아래에 전원면 분할이나 슬롯이 있으면 우회 경로가 길어집니다. 또한 차동쌍 중 한 선에만 비아가 추가되거나 패드 주변에서 두 선의 간격이 크게 벌어지면 국부적인 임피던스 불연속과 모드 변환이 생깁니다.

직각 배선 자체를 모든 문제의 원인으로 보는 단순한 접근도 피해야 합니다. 실제로는 기준면 단절, 긴 비아 스텁, 커넥터 풋프린트, 과도한 넥다운, 테스트 포인트가 더 큰 영향을 줄 수 있습니다. 설계 리뷰에서는 선폭 규칙을 검사하는 DRC뿐 아니라 레이어 전이 전후의 리턴 경로, 안티패드 크기, 차동쌍 대칭성까지 화면으로 추적해야 합니다. 회로기판의 역할과 구성 용어는 PCB 지식백과 자료를 함께 보면 비전공자와 검토 기준을 공유하기 좋습니다.

• 기준면 슬롯 통과: 신호 아래의 연속된 접지면을 유지하고 불가피하면 리턴 경로를 별도 설계합니다.
• 과도한 넥다운: BGA 탈출 구간의 좁은 패턴 길이를 최소화하고 제조 가능 범위에서 구조를 최적화합니다.
• 비대칭 비아: 차동쌍의 비아 수, 패드, 안티패드, 주변 접지 비아를 가능한 한 대칭으로 구성합니다.
• 긴 비아 스텁: 데이터 속도와 보드 두께를 고려해 백드릴 또는 블라인드 비아의 필요성을 검토합니다.
• 불필요한 테스트 패드: 패드가 만드는 추가 정전용량을 검토하고 고속 구간에는 최소 크기를 적용합니다.

발주 직전 실무 Q&A 체크리스트

질문: 최종 파일을 보내기 전에 설계자가 반드시 확인할 항목을 압축해 주실 수 있나요?

전문가: 먼저 제조사 승인 스택업과 PCB CAD의 레이어 설정이 일치하는지 확인하세요. 다음으로 각 임피던스 클래스의 목표값과 허용오차, 선폭, 차동 간격을 규칙표와 제작 도면에 같은 값으로 기록합니다. 마지막으로 거버 또는 ODB++ 데이터뿐 아니라 적층표, 임피던스 표, 드릴 파일, 제작 메모의 버전을 하나의 릴리스 번호로 묶어야 합니다.

1. 목표 임피던스와 허용오차가 인터페이스 규격에 맞습니까?
2. 제조사가 승인한 유전체 두께와 동박 조건을 CAD에 반영했습니까?
3. 고속 신호 아래 기준면이 처음부터 끝까지 연속적입니까?
4. 차동쌍의 비아와 패드 구조가 서로 대칭입니까?
5. 제조사의 선폭 보정 권한과 변경 승인 절차를 합의했습니까?
6. TDR 쿠폰, 측정 수량, 성적서 제공 범위를 견적서에 명시했습니까?
7. 시제품 검증 결과와 적층 버전을 양산 인계 문서에 남겼습니까?

PCB 임피던스 제어의 핵심은 특정 선폭을 외우는 것이 아니라, 설계 규격과 실제 제조 공정을 하나의 데이터로 연결하는 데 있습니다. 다음 발주에서는 거버 파일만 넘기기 전에 제조사에 적층표를 요청하고, 고속 네트별 목표 임피던스와 측정 조건을 먼저 대조해 보세요. 이 작은 순서 변경이 재제작과 원인 불명의 통신 오류를 줄이는 가장 현실적인 출발점입니다.