PCB 임피던스 제어, 50Ω는 어떻게 맞추나요?

• 목록
• 답변
• 글쓰기
• 옵션
  • 수정
  • 삭제

회로도와 PCB 배선까지 완성했는데 제조사에서 “50Ω 기준의 선폭과 간격을 다시 확인해 달라”는 연락을 받으면 무엇부터 봐야 할까요? 데이터시트에 적힌 50Ω만 믿고 모든 신호선을 같은 폭으로 그리거나, 인터넷 계산기의 결과를 그대로 적용하면 실제 제작된 회로기판에서는 예상과 다른 임피던스가 나올 수 있습니다.

PCB 신호무결성 업무를 담당하는 현장 엔지니어와의 문답을 통해 PCB 임피던스 제어가 필요한 이유부터 스택업 협의, 차동 배선, 제조 공차, 시험 성적서 해석까지 짚었습니다. 인터뷰 내용은 일반적인 FR-4 계열 다층 PCB를 기준으로 하며, 최종 치수는 반드시 실제 제조사의 재료와 공정 능력에 맞춰 확정해야 합니다.

Q. 50Ω라고 쓰여 있으면 선폭만 맞추면 되는 것 아닌가요?

A. 임피던스는 선폭 하나가 아니라 단면 구조 전체가 결정합니다

특성 임피던스는 전송선로를 따라 진행하는 전압과 전류의 비로 이해할 수 있습니다. 디지털 신호라도 상승·하강 시간이 충분히 빠르면 PCB 패턴은 단순한 연결선이 아니라 전송선로로 동작합니다. 이때 드라이버, 배선, 커넥터, 케이블, 수신단 사이의 임피던스가 크게 어긋나면 에너지 일부가 되돌아오는 반사가 생기고 오버슈트, 언더슈트, 링잉, 타이밍 여유 감소로 이어집니다.

따라서 같은 0.15mm 선폭이라도 기준면까지의 절연층 두께, 동박 두께, 솔더마스크 유무, 유전율, 주변 동박과의 거리 등에 따라 결과가 달라집니다. PCB의 기본 구조와 용어가 낯설다면 지식백과의 PCB 설명을 먼저 살펴보면 회로와 기판의 역할을 구분하는 데 도움이 됩니다.

“클록이 100MHz밖에 안 되는데 임피던스 제어가 필요한가요?”라는 질문도 많습니다. 판단 기준은 반복 주파수만이 아닙니다. 예를 들어 클록 주파수는 낮아도 에지 시간이 1ns 이하라면 배선 길이가 짧지 않은 순간 반사 영향이 커질 수 있습니다. 신호가 배선을 왕복하는 시간과 에지 시간의 비율을 보고, 인터페이스 표준과 칩 제조사의 레이아웃 권고를 함께 확인해야 합니다.

• 선폭: 폭이 넓어지면 일반적인 마이크로스트립 구조의 임피던스는 낮아지는 방향으로 움직입니다.
• 기준면과의 거리: 신호층과 GND 기준면이 가까워질수록 결합이 강해져 임피던스가 낮아지는 경향이 있습니다.
• 동박 두께: 완성 동박 두께와 도금량이 달라지면 유효 단면도 달라집니다.
• 유전 특성: 재료의 Dk와 손실 특성은 주파수, 수지 함량, 측정 방법에 따라 달라질 수 있습니다.
• 솔더마스크: 외층 패턴 위 마스크도 전계 분포에 영향을 주므로 계산 조건에 포함해야 합니다.

전문가 조언: 회로도에 “50Ω”라고 쓰는 것만으로는 제조 지시가 완성되지 않습니다. 어느 층에서 어느 기준면을 바라보는 50Ω인지까지 정의해야 제조사와 같은 구조를 계산할 수 있습니다.

Q. 싱글엔드 50Ω와 차동 100Ω는 어떻게 구분하나요?

A. 신호가 에너지를 전달하는 방식부터 다릅니다

싱글엔드 임피던스는 한 신호 패턴과 기준면 사이의 전자기적 관계를 중심으로 봅니다. RF 신호, 일부 클록, 단일 종단 고속 신호에서 50Ω가 흔하지만 모든 네트가 무조건 50Ω인 것은 아닙니다. 인터페이스 규격과 트랜시버 데이터시트가 40Ω, 45Ω, 50Ω 등 다른 목표를 요구할 수 있으므로 관습보다 설계 근거가 우선입니다.

차동 임피던스는 두 패턴 각각의 자기 임피던스와 두 패턴 사이의 결합을 함께 반영합니다. 흔히 “각 선이 50Ω이면 두 개가 합쳐져 100Ω”이라고 생각하지만, 실제로는 두 선이 가까워질수록 상호 결합이 커져 차동 임피던스가 변합니다. USB, Ethernet, HDMI, PCI Express, LVDS처럼 규격마다 목표값과 허용 범위가 다르며 커넥터와 비아 구간까지 연속성이 유지되어야 합니다.

전자부품의 기능과 단자 구성을 이해하는 일도 중요합니다. 전자 부품의 개념을 보면 부품이 회로에서 수행하는 역할을 확인할 수 있는데, 실제 PCB 설계에서는 여기에 패키지 핀 배열과 리턴 전류의 이동 경로를 더해 판단해야 합니다.

A. 폭, 간격, 기준면을 한 세트로 관리해야 합니다

차동쌍은 두 선의 폭만 같게 만드는 작업이 아닙니다. 페어 내부 간격, 기준면까지의 높이, 인접 구리와의 간격, 두 신호의 길이 차이, 비아 수를 함께 관리해야 합니다. 특히 좁은 간격만 고집하면 제조 편차에 민감해질 수 있고, 주변 구리 채움이 한쪽에만 가까우면 국부적인 임피던스 불균형이 생길 수 있습니다.

1. 먼저 인터페이스 규격에서 목표 임피던스와 허용 오차를 확인합니다.
2. PCB 제조사가 제안한 적층 구조를 기준으로 층별 선폭과 차동 간격을 계산합니다.
3. CAD 규칙에 네트 클래스별 폭, 간격, 길이, 비아 조건을 등록합니다.
4. 커넥터와 BGA 탈출 구간처럼 형상이 변하는 위치를 별도로 검토합니다.
5. 대표 쿠폰 측정값과 실제 신호 품질 시험을 함께 비교합니다.

Q. PCB 제조사에는 어떤 자료를 보내야 계산이 정확해지나요?

A. 거버 파일보다 먼저 스택업과 목표값을 합의해야 합니다

설계자가 임의의 FR-4 유전율을 입력해 선폭을 결정한 뒤 완성된 거버만 전달하면 제조사는 선택지가 줄어듭니다. 보유 프리프레그 조합으로 해당 절연 두께를 만들기 어렵거나 최소 선폭·간격 공정과 충돌하면 선폭 수정, 적층 변경, 추가 비용이 발생할 수 있습니다. 가장 안전한 순서는 레이어 수와 전체 두께, 동박 조건, 신호층 용도를 먼저 전달하고 제조사로부터 제조 가능한 스택업을 받은 다음 배선 치수를 확정하는 것입니다.

문의서에는 “임피던스 적용”이라는 짧은 문장만 쓰지 말고 대상 네트, 신호층, 기준면, 목표값, 허용 오차, 외층 솔더마스크 조건을 적어야 합니다. 예를 들어 “L1에서 L2 GND를 기준으로 하는 싱글엔드 50Ω, L3에서 L2 GND를 기준으로 하는 차동 100Ω”처럼 구조를 구체화하면 해석 차이를 크게 줄일 수 있습니다.

또한 코어와 프리프레그의 명칭만으로 실제 두께를 단정해서는 안 됩니다. 프리프레그는 압착 뒤 수지 흐름과 주변 동박 잔존율에 따라 완성 두께가 달라질 수 있습니다. 제조사가 제시하는 수치는 명목 재료 두께인지, 압착 후 예상 두께인지 확인하고 완성 동박도 기초 동박과 도금 후 값을 구분해야 합니다.

• 기판 기본 조건: 레이어 수, 완성 두께, 외형 크기, 표면처리, 동박 중량을 기재합니다.
• 적층 정보: 각 층의 신호·전원·GND 용도와 희망 구조를 전달합니다.
• 임피던스 표: 네트 또는 클래스별 목표값, 허용 오차, 적용 층, 기준면을 명시합니다.
• 재료 요구: 일반 FR-4인지 저손실 재료인지, Tg·Td·Dk·Df 또는 인증 조건이 필요한지 밝힙니다.
• 검사 요구: 임피던스 쿠폰 제작, TDR 측정, 성적서 제출, 측정 빈도를 견적 단계에서 요청합니다.
• 수정 권한: 목표값을 맞추기 위해 제조사가 선폭을 보정할 수 있는지, 변경 전 승인이 필요한지 정합니다.

A. 견적 차이는 검사 범위와 공정 난이도에서 생깁니다

임피던스 제어 비용은 주문 수량 하나로 정해지지 않습니다. 층수, 재료 재고, 최소 패턴, 허용 오차, 쿠폰 수, 검사 성적서, 납기, 패널 활용률에 따라 달라집니다. 일반 FR-4 시제품이라도 제조사의 표준 적층을 사용하면 부담이 작을 수 있지만, 특정 저손실 소재나 매우 좁은 허용 오차, 특수 동박을 지정하면 재료 조달비와 공정 관리비가 커집니다.

온라인 견적에서 보이는 소액 옵션만 보고 전체 비용을 예상하기보다 동일한 제작 데이터로 두세 제조사에 세부 견적을 요청하는 편이 현실적입니다. “±10%면 충분한가, ±5%가 꼭 필요한가?”도 설계 검증 결과로 결정해야 합니다. 필요 이상으로 엄격한 공차를 지정하면 가격과 납기가 늘지만 시스템 성능이 의미 있게 개선되지 않을 수 있습니다.

현장 팁: 양산 단가를 비교할 때는 기판 가격뿐 아니라 임피던스 불합격 처리 기준, 재제작 책임, 측정 데이터 보존 기간까지 같은 조건으로 맞춰야 합니다.

Q. 계산값이 맞는데도 실제 PCB에서 오차가 생기는 이유는 무엇인가요?

A. 설계값과 완성 단면 사이에는 제조 공차가 존재합니다

계산기는 입력한 숫자가 정확하다고 가정하지만 제조 공정에는 허용 범위가 있습니다. 에칭 과정에서 패턴 윗부분과 아랫부분의 폭이 달라져 사다리꼴 단면이 만들어질 수 있고, 도금량도 위치에 따라 미세하게 달라집니다. 프리프레그 압착 두께, 수지 함량, 유리섬유 구조, 솔더마스크 두께까지 겹치면 목표 임피던스에서 벗어날 가능성이 커집니다.

특히 데이터시트의 Dk는 모든 계산에 그대로 넣을 수 있는 절대값이 아닙니다. 재료 업체의 측정법과 주파수에 따라 표시값이 달라지고, 전송선 구조에서 보이는 유효 유전율은 주변 공기와 마스크, 유리섬유 방향의 영향을 함께 받습니다. 고속 직렬 링크나 RF 회로라면 제조사가 실제 공정 보정에 사용하는 설계 Dk가 무엇인지 확인하는 편이 좋습니다.

패턴 위치도 중요합니다. 패널 중앙과 가장자리의 도금·에칭 균일도가 다를 수 있으며, 동박 분포가 지나치게 불균형하면 압착과 도금 조건에 영향을 줍니다. PCB가 여러 기능의 전자부품을 연결하는 기반이라는 점은 PCB 관련 지식백과 항목에서도 확인할 수 있지만, 고속 설계에서는 단순 연결 여부를 넘어 신호가 지나가는 단면의 연속성까지 관리해야 합니다.

A. 배선 중간의 불연속이 평균값보다 더 위험할 수 있습니다

긴 직선 구간이 정확히 50Ω여도 패드, 비아, 테스트 포인트, 넓어진 목 부분, 기준면 분할을 통과하면 순간적인 임피던스 변화가 발생합니다. 비아 패드는 용량성 불연속을 만들 수 있고 사용하지 않는 비아 스텁은 특정 주파수에서 공진 문제를 일으킬 수 있습니다. 신호가 층을 바꿀 때 가까운 곳에 리턴 비아가 없다면 귀환 전류가 우회하면서 루프 면적과 방사가 커집니다.

BGA 탈출 구간에서는 패드 사이를 지나기 위해 선폭을 일시적으로 줄이는 경우가 많습니다. 짧은 구간이라면 시스템 허용 범위 안에 들어올 수 있지만, “짧으니 무조건 괜찮다”고 단정할 수는 없습니다. 데이터 속도, 에지 시간, 유전체 손실, 불연속의 크기를 함께 보고 필요하면 채널 시뮬레이션이나 실제 아이 다이어그램 측정으로 확인해야 합니다.

• 신호 아래 기준면이 슬롯이나 분할선으로 끊기지 않았는지 확인합니다.
• 차동쌍이 비아를 통과할 때 두 경로의 패드와 스텁 구조를 대칭으로 유지합니다.
• 층 전환 위치에 적절한 GND 리턴 비아를 배치하되 제조 최소 간격을 지킵니다.
• 테스트 패드가 만드는 추가 용량을 고려하고 고속 네트에는 불필요한 분기를 피합니다.
• 커넥터 진입부에서 차동 간격과 기준면이 갑자기 변하지 않게 설계합니다.
• 고속 링크가 길거나 다중 비아를 통과하면 삽입손실과 반사손실까지 검토합니다.

실무에서는 PCB 단면 시편을 확인하는 방법도 유용합니다. 현미경 단면으로 완성 선폭, 동박 두께, 층간 절연 두께를 측정한 뒤 TDR 결과와 비교하면 오차 원인을 좁힐 수 있습니다. 다만 단면 시편은 특정 위치의 물리 구조를 보여주고 TDR은 전기적 변화를 거리 축으로 보여주므로, 어느 한쪽만으로 전체 기판을 대표한다고 보기는 어렵습니다.

Q. 다음 발주에서도 같은 50Ω가 유지된다고 믿어도 될까요?

A. 승인 스택업과 측정 조건을 제품 이력으로 남겨야 합니다

초도 PCB가 정상 동작했다고 해서 다음 로트도 자동으로 같은 단면을 갖는 것은 아닙니다. 제조사가 동급 자재로 재료를 변경하거나 프리프레그 조합, 동박 공급처, 압착 조건을 바꾸면 계산에 쓰이는 값이 달라질 수 있습니다. 제품 이력에는 최종 거버와 드릴 파일뿐 아니라 승인된 스택업, 재료명, 목표 임피던스 표, 제조사 보정 선폭, 쿠폰 성적서를 함께 보관해야 합니다.

TDR 성적서를 받을 때는 숫자가 합격 범위에 있는지만 보지 마세요. 쿠폰 구조가 실제 제품의 어느 층과 선폭을 대표하는지, 측정 기준과 장비 보정 방식은 무엇인지, 프로브 접촉부를 제외한 평가 구간이 어디인지 확인해야 합니다. 쿠폰이 합격해도 실제 보드의 비아와 커넥터 불연속까지 보증하는 것은 아니므로, 시제품 단계에서는 기능 시험과 신호 품질 측정을 병행하는 것이 좋습니다.

발주 재현성을 높이려면 변경 통지 조건도 정해야 합니다. 제조사가 승인 없이 재료를 대체할 수 있는 범위, 임피던스를 맞추기 위한 선폭 수정 허용치, 적층 변경 시 재승인 절차를 구매 사양서에 기록하세요. 자동차, 산업 제어, 의료기기처럼 변경 관리가 중요한 제품은 일반 소비자용 시제품보다 더 엄격한 추적성이 필요할 수 있습니다.

1. 설계 동결 전: 제조사 표준 스택업과 실제 사용 재료를 받아 계산 모델을 갱신합니다.
2. 발주 시: 층별 목표 임피던스, 허용 오차, 기준면, 마스크 조건을 별도 표로 첨부합니다.
3. 제조 승인 시: 공정 보정된 선폭과 간격이 CAD의 최소 규칙 및 절연 요구를 침해하지 않는지 검토합니다.
4. 입고 검사 시: TDR 성적서의 쿠폰 번호, 패널 또는 로트 정보, 측정 결과를 납품 수량과 연결합니다.
5. 기능 검증 시: 가장 긴 채널과 비아가 많은 채널을 우선 선정해 파형, 아이 다이어그램 또는 오류율을 확인합니다.
6. 재발주 전: 재료, 적층, 공장, 설비, 제조 공정 변경 여부를 공급사에 묻고 변경 시 재계산합니다.

A. 더 빠른 인터페이스와 재료 변경은 계산 기준도 바꿉니다

앞으로 제품의 데이터 속도가 높아지면 임피던스 숫자 하나만 맞추는 방식으로는 부족할 수 있습니다. 도체 표면 거칠기, 주파수별 Dk·Df, 유리섬유 직조 효과, 비아 스텁, 커넥터 모델, 송수신기 패키지 모델이 채널 손실과 지터에 더 큰 비중을 차지합니다. 기존 제품의 50Ω 설계를 그대로 복사하기 전에 새 칩의 에지 특성과 인터페이스 규격, 채널 예산부터 다시 확인해야 하는 이유입니다.

PCB 제조사가 사용하는 자재와 표준 적층도 재고, 공급망, 환경 규제, 공정 개선에 따라 시간이 지나며 달라질 수 있습니다. 설계 파일에 특정 선폭만 고정해 두기보다 목표 임피던스와 승인 가능한 재료 범위, 변경 시 검토 절차를 함께 남겨야 변화에 대응하기 쉽습니다. 특히 다른 공장으로 이관하거나 저손실 소재로 전환할 때는 과거의 계산 결과를 재사용하지 말고 새 단면과 측정 조건으로 다시 검증하세요.

• 부품 데이터시트 개정으로 권장 임피던스나 레이아웃 조건이 달라졌는지 확인합니다.
• 제조사의 최신 표준 스택업과 재료 재고 여부를 발주마다 확인합니다.
• 고속 인터페이스 세대가 바뀌면 손실 예산과 비아 구조를 다시 검토합니다.
• 대체 재료는 이름이 비슷해도 Dk, Df, 동박 거칠기와 신뢰성이 같은지 비교합니다.
• 계측 장비와 평가 지그가 새 데이터 속도를 충분히 지원하는지도 점검합니다.

50Ω는 도면에 한 번 적고 끝나는 고정 치수가 아니라 설계, 재료, 제조, 측정이 함께 유지해야 하는 전기적 목표입니다. 다음 리비전이나 공급사 변경을 앞두고 있다면 이전 성적서의 합격 숫자보다 현재 적용될 재료와 공정 조건이 동일한지부터 확인하는 것이 가장 실용적인 출발점입니다.